Hardware
- mmWave-PLL-Evaluierungsplatine
- Kundenspezifische Arduino-UNO-Header-Platine
- Arduino-UNO-Platine
- USB-Kabel
CorePLL80GGF22 ist eine fraktionale N-PLL-IP für Millimeterwellen mit integriertem rauscharmem VCO, 2×- und 4×-Frequenzvervielfachern sowie linearer FMCW-Chirp-Erzeugung für Radar- und drahtlose mmWave-Systeme.
%20IP%20ic.webp&w=3840&q=90&dpl=dpl_CXmR3qd35Gd72zirhbTpqKfnXqqt)
Bis zu 81 GHz
HF-Ausgang
−109 dBc/Hz
VCO-Phasenrauschen bei 1 MHz Frequenzabstand
7,5–75 MHz/µs
Chirp-Rate am VCO
≈1,13 mm²
IP-Fläche
MMWAVE-PLL-ARCHITEKTUR
CorePLL80GGF22 arbeitet mit einem grundlegenden VCO-Frequenzbereich von 19,0–20,25 GHz. Integrierte 2×- und 4×-Frequenzvervielfacher erzeugen HF-Ausgangssignale bei 38–40,5 GHz und 76–81 GHz.
Die IP integriert die fraktionale N-PLL, den Phasen-Frequenz-Detektor, die Ladungspumpe, den Schleifenfilter, den VCO, die Frequenzvervielfacher, die Bandgap-Referenz und LDOs. SPI-Steuerung, ein integrierter Sequencer, Kalibrierung und Selbsttest unterstützen die Konfiguration und Prüfung.
Die Architektur erzeugt Trägersignale mit geringem Phasenrauschen für mmWave-Kommunikationssysteme sowie programmierbare sägezahnförmige oder dreieckförmige FMCW-Chirps für Radar. CoreHW kann den Frequenzplan für ausgewählte Anforderungen im Bereich von 19–81 GHz anpassen.
HF- UND CHIRP-LEISTUNG
| PLL-Architektur | Fraktionale N-PLL mit integriertem FMCW-Chirp-Generator |
|---|---|
| Grundlegender VCO-Frequenzbereich | 19,0–20,25 GHz* |
| HF-Ausgangsfrequenzbereich bei 2× | 38–40,5 GHz |
| HF-Ausgangsfrequenzbereich bei 4× | 76–81 GHz |
| Chirp-Bandbreite | 1 GHz am VCO; 4 GHz am 4×-Ausgang |
| Chirp-Rate | 7,5–75 MHz/µs bei VCO-Frequenz |
| Chirp-Modi | Sägezahn- und Dreieckmodus |
| VCO-Phasenrauschen | −109 dBc/Hz bei 1 MHz Frequenzabstand |
| Jitter | <150 fs |
| Steuerschnittstelle | SPI |
| Integrierte Funktionen | Sequencer, Kalibrierung und Selbsttest |
PHYSISCHE IMPLEMENTIERUNG
| Prozesstechnologie | GlobalFoundries 22FDX® |
|---|---|
| Metalllagenaufbau | 10M_2Mx_5Cx_1Jx_2Qx_LB, Option 19 |
| I/O-Versorgungsspannungen | 0,8 V / 1,2 V |
| HF-Versorgungsspannung | 1,2 V |
| Integrierte Referenzen und Spannungsregelung | 600-mV-Bandgap-Referenz und 800-mV-LDOs |
| Stromverbrauch | <120 mA |
| Umgebungstemperatur im Betrieb | −40 bis +125 °C |
| Sperrschichttemperatur im Betrieb | −40 bis +150 °C |
| Maximale Abmessungen | X <1,1 mm; Y <1,15 mm |
| Ungefähre IP-Fläche | 1,13 mm² |
| Einstufung für Automotive-Anwendungen | AEC-Q100 Grade 1; ISO 26262 Level B |
PLL-ARCHITEKTUR
EVALUIERUNGSKIT
Das CoreHW mmWave-PLL-Evaluierungskit bietet Hardware, Software und Dokumentation zur Bewertung der Leistung und Steuerungsfunktionen von CorePLL80GGF22.

ZIELANWENDUNGEN

Kollisionsvermeidung, Entfernungs- und Abstandsmessung sowie Geschwindigkeitsmessung.

5G- und mmWave-Transceiver, drahtlose Infrastruktur und Mobilfunksysteme.

Breitband- und Punkt-zu-Punkt-Kommunikationssysteme.

mmWave-Frequenzsynthese für Luft- und Raumfahrt- sowie Verteidigungssysteme.
IP-LIEFERUMFANG
FAQ
Der grundlegende VCO der PLL arbeitet im Frequenzbereich von 19,0 bis 20,25 GHz. Ein integrierter 2×-Frequenzvervielfacher erzeugt das Ausgangssignal bei 38–40,5 GHz, während der integrierte 4×-Frequenzvervielfacher das Ausgangssignal bei 76–81 GHz erzeugt.
Ja. Die IP umfasst einen linearen FMCW-Chirp-Generator mit Sägezahn- und Dreieckmodi. Die angegebene Chirp-Rate beträgt 7,5–75 MHz/µs bei VCO-Frequenz, bei einer Chirp-Bandbreite von 1 GHz am VCO und bis zu 4 GHz am 4×-Ausgang.
Die Architektur ist frequenzskalierbar und kann für ausgewählte Anforderungen der drahtlosen mmWave-Kommunikation im Bereich von 19–81 GHz angepasst werden. Der angestrebte Frequenzplan, die Prozessanforderungen, die Leistungsziele und der Integrationsumfang sollten mit CoreHW abgestimmt werden.
CoreHW mmWave-PLL-IP
Fordern Sie das Datenblatt für detaillierte elektrische und Integrationsinformationen an, oder besprechen Sie Frequenzanpassung und IP-Integration mit CoreHW.